c2055bd907a9599e6ad6a1266686d4ee.jpeg

1.内存概念

---

2.DRAM内存分类

---

3.DRAM在系统中的位置

---

4.内存技术的演进

---

5.DDR内存条的结构组成

• DDR4 金手指为中间稍突出、边缘收矮（这么设计主要为了比较好插入，并减少印刷电路板在安装DDR4记忆体模组时，所承受的压力）
• DDR4内存条外观变化意味着，DDR4内存不再兼容DDR3，老平台电脑无法升级DDR4内存，除非将CPU和主板都更换为新平台。
  

---

6.DDR内存技术对比——DDR1、DDR2和DDR3

• DDR严格来说应该叫DDR SDRAM，习惯称为DDR，部分初学者也常看到DDR SDRAM，就认为是SDRAM（误解）。
• DDR SDRAM是Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系。
• SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；
• 而DDR内存则是一个时钟周期内传输两次次数据，它能够在时钟的上升期和下 降期各传输一次数据，因此称为双倍速率同步动态随机存储器。DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。
  

---

7.DDR4内存参数

---

• HBM3基于7nm工艺，带宽高达4GT/s，按照单芯片1024bit位宽，速度512GB/s到1TB/s，也就是比HBM2直接翻了两番。
• 关于DDR5内存，目标I/O带宽6.4Gbps，总带宽51.2GB/s，频率4800~6400MHz，预取位数16bit，均比DDR4翻番。
  

• JEDEC还没有正式发布DDR5规范，但是DRAM制造商和SoC设计人员正在全力准备DDR5的发布。
• 在SoC方面，AMD的EPYC Genoa和英特尔的Xeon Sapphire Rapids在2021~ 2022年发布时将支持DDR5 DRAM。
  

---

8-1.DDR5内存参数介绍—Samsung

• 在时钟频率方面，DDR5最高可至DDR5-8400。双通道DDR5-8400 的频宽高达134.4GB/s，等于双通道DDR4-3200 (51.2GB/s) 的2.625 倍，或等于双通道DDR4-4000 (64GB/s) 的2.1 倍。
• DDR5 带来了更高的数据速率、更低的能耗和更高的密度。DDR5 发布后的最大数据速率为 4800MT/s（百万次/秒），而 DDR4 为 3200MT/s。系统级仿真中的并行比较显示，DDR5 的有效带宽约为 DDR4 的 1.87 倍。
• 在电力消耗部分，DDR5的工作电压为1.1V，低于DDR4的1.2V，能降低单位频宽的功耗达20％以上。
  

---

9.内存演进的指标：容量、功耗、性能

• 容量越来越大（4GB -> 8GB -> 16GB ->32GB -> 64GB->..512GB）
• 电压越来越低（1.5v -> 1.35v -> 1.2v…），具体对应 DDR1(2.5V) ->  DDR2(1.8V) -> DDR3(1.5v) ->DDR3L(1.35v) -> DDR4(1.2v)->DDR5（1.1V）
• 频率越来越高（1333  -> 1600 -> 1866 -> 2133 -> 2400->..3200）
  

---

10.内存保护技术：ECC和ChipKill

• 一则是因为在这以前其它新的内存技术还不成熟。
• 再则在目前的服务器中系统速度还是很高，在这种频率上一般来说同时出现多比特错误的现象很少发生，正因为这样才使得ECC技术得到了充分地认可和应用，使得ECC内存技术成为几乎所有服务器上的内存标准。
  

---

11.内存条类型介绍

按功能分

---

12.NVDIMM介绍

• 符合 DDR4 标准.
• 能够相容于标准的 DIMM 插槽.
• Module 上面同时会有DRAM以及NAND Storage,系统运行时, NVDIMM 就像 DRAM 一样进行运算.当系统供电中断时(有可能是突然断电或正常关机), NVDIMM会由超级电容供电, 把DRAM的数据写回NAND Storage中. 当电力恢复, 再把资料搬回 DRAM.
  

NVDIMM基本元件

NVDIMM的三种类别

---

13.主流内存条厂家介绍

---

14.内存条规格识别方法

• CPU与内存的接口位宽是64bit，单个内存颗粒的位宽仅有4bit、8bit。
• 因此，必须把多个颗粒并联起来，组成一个位宽为64bit的数据集合，才可以和CPU互连。
• 64bit集合称为一个RANK。
  

---

15.内存条配置注意事项

---

16.服务器内存条配置原则

• 满配最大内存带宽 = 内存标称频率*内存总线位数*通道数*CPU个数
• 实际使用的内存带宽 = 内存标称频率*内存总线位数*实际使用的通道数
  

通常大家提起的内存严格上来说应该称为内存条(Memory Module)。内存条可以在普通的电脑市场或者网上平台上购买到。内存条通常采用DRAM(动态随机存取存储器)作为内存颗粒，若干内存颗粒配合一块长方形的印刷电路板组成一根内存条。除了内存颗粒外，内存条上还可能有其它芯片，例如SPD存储芯片，时钟缓存寄存器芯片(Registering Clock Driver)，或数据缓存芯片(Data Buffer)等。
      
   内存条背面
   
      在整个计算机系统中，内存条无法单独工作，需要有对应的内存控制单元(Memory Controller)以及相应的内存条供电模块。最早的内存控制器在北桥芯片中(North Bridge)，但随着北桥芯片逐渐退出市场，内存控制器已经移到了处理器内部。
   需要注意的是，并非所有的计算机系统都使用内存条，例如Ultrabook，内存颗粒被直接安装在主板上，这样一来，主板在设计的时候就要兼顾部分内存条本身的设计内容，同时需要提供类似的SPD芯片，或将其内容内嵌在BIOS中。某些计算机系统采用的处理器本身就内置了高速内存芯片，在内置内存容量满足需求的情况下，可以省略外部内存槽的设计。
      什么是RAM？
   什么是SRAM？
   什么是DRAM？
   这三个问题请参考[DDR]SRAM和DRAM
   纠结是否skip？可以尝试以下问题：
   两根单Rank的内存是否和一根双Rank的内存一样？
   采用x16内存颗粒的内存条是否有ECC功能？
   RDIMM的RCD奇偶校验主要包含哪些种类的信号？
   什么是SDRAM？
   SDRAM是Synchronous Dynamic Random Access Memory的缩写。
   Synchronous(同步)：是指内存颗粒的读写访问是基于某个同步时钟。
   Dynamic(动态)：动态的含义是指两点，一是存储单元存储内容需要定期刷新(refresh)，二是存储单元的内容在掉电和不刷新的状态下会丢失。
   Random Access(随机存取)：读写操作延迟不随访问存储介质的物理位置的不同而不同。
   需要注意的是通常人们喜欢使用DRAM代替SDRAM。原因是目前很少有Asynchronous的 DRAM。
   什么是DDR？
   DDR是Double Data Rate的缩写，全称应该是DDR SDRAM，DDR内存是SDRAM的一种，在DDR出现之前，我们还有Single Data Rate的SDRAM。Double Data Rate的含义是，在时钟信号的上下边沿均可以传输数据。Single Data Rate的含义是，只能在时钟信号的上升沿传输数据。
   什么是DIMM？
   DIMM是Dual In-Line Memory Module的缩写。意思是内存条印刷电路板正反面均有金手指与主板上的内存条槽接触，这种结构被称为DIMM。于是内存条也有人叫DIMM条，主板上的内存槽也有人称为DIMM槽。
   既然有DIMM，那估计有SIMM(Single In-Line Memory Module)，有兴趣的读者可以到网上搜索一下。
   什么是SODIMM?
   在笔记本中使用普通内存条会使得笔记本尺寸过大，而直接使用内存颗粒则不便于扩展与维修，两者之间的空隙被SODIMM填补，SODIMM是Small Outline DIMM的缩写，意思是小尺寸的DIMM，一般用在笔记本或一体机中，如下图所示：
   
   什么是DDR，DDR2，DDR3，DDR4？
   DDR实际上是第一代的DDR，也可以称为DDR1。
   DDR2，DDR3和DDR4则指DDR的第二三四代。它们在电压，速率，时钟拓扑结构，控制线和地址线拓扑结构，以及支持的命令上均有差异，这里将不会展开来说明，除非读者有需求。也可以参考JEDEC历代官方规范。
   什么是Memory Channel？
   若干个DIMM可以连接到一组总线上，这组总线被称为内存通道(Memory Channel)。如图所示：
   
   数据和校验ECC是双向信号，并且连接内存通道内所有的DIMMs。例如，数据信号DQ0，将连接DIMM0的DQ0，DIMM1的DQ0...
   时钟，控制信号和地址信号是单方向的，由内存控制器发出，内存颗粒接收。其中地址信号将连接所有的DIMMs。
   时钟和控制信号将不会连接所有的DIMMs，可能只连接某根DIMM或某几根DIMMs。例如时钟信号，CKE信号，ODT信号，CS_N片选信号等。具体的连接方式请查阅系统设计的参考线路。
      内存颗粒(DRAM Device)常与内存混淆，而内存经常与内存条混淆。严格意义上来说，内存颗粒是指DRAM Device，DRAM Chips，是指符合JEDEC标准的一种芯片。广义上，被封装好了的内存芯片也可以称为内存颗粒。由于3DS的出现，一个封装体内可能含有多个DRAM芯片(Die)。不过通常情况下，一个封装体内只有一个Die。
   需要特别注意的是，JEDEC DDR4的主规范针对的是DRAM Device，而不是内存条。其中介绍的信号时序图也不是指内存槽上的时序，而是内存芯片的输入输出口时序。
   什么是Rank?
   前面介绍过一条内存通道可以有多个DIMM，如果因为某种原因，我们最多在主板上只能允许三根DIMM存在，例如从第四根DIMM开始，我们的空间就不够了，又或者信号因为长度超长而质量下降等等。但从性能出发，我们需要六根DIMM在一条内存通道中，怎么办？这时，就可以引入Rank的概念。Rank就好像逻辑DIMM。我们可以把原本两根物理DIMM的内存颗粒全部安装在一块内存印刷电路板上，使得一根内存条具备两倍的内存容量。我们把这种逻辑DIMM称为Rank。为了支持多RANK的内存条，我们需要在物理DIMM接口上定义多个CS_N片选信号以便可以选择相应的Rank。
   x8 Dual Rank RDIMM：
   
   总结一下，一个Rank就是指一组内存颗粒的CS信号被连在一起，并由内存控制器单独的一根CS_N信号控制，共同组成位宽为64bit(不带ECC)或72bit(带ECC)的存储阵列，共同完成一条内存通道下发的指令。
      x86架构中内存条的数据位宽是64bit，也就是说一个时钟周期，如果只考虑上升沿传输数据的话，一个时钟周期可以传送64bit的数据。如果Double Data Rate，一个时钟周期可以传送两笔64bit的数据。
   如果内存条支持ECC校验功能，则需要额外8bit的宽度。所以，支持ECC功能的内存条除了64bit的数据外，还有8bit的校验数据。
   目前主流的内存颗粒(DRAM Devices)的数据位宽有4bit，8bit和16bit，分别对应x4，x8和x16类型内存颗粒。如果我们采用x4的内存颗粒构造带ECC功能的内存条，则我们需要(64+8)/4 = 18颗x4的内存颗粒。而如果我们采用x8的内存颗粒，则只需要9颗。
   这样的设计只是单Rank的设计，如果是多Rank的设计，则需要更多的内存颗粒。例如，2 Rank的带ECC的内存条，如果采用x4的内存颗粒，那么总共需要36颗x4的DRAM Devices。
   需要注意的是如果采用x16的内存颗粒，则无法实现ECC功能，因为4颗x16的内存颗粒正好组成一个Rank并且不带ECC功能，而多增加一颗，则会多出8bit的位宽无法匹配。因此，大部分的x16的内存被用在了SODIMM中，配与笔记本使用。当然，如果一定要增加ECC功能，可以考虑增加一颗x8芯片。
   什么是RDIMM？
   RDIMM的第一个字母R实际就是前面提到过的一颗额外的芯片，称为时钟缓存寄存器芯片(Registering Clock Driver)。没有该芯片的内存条一般被称为UDIMM(Unbuffered-DIMM)。这颗寄存器芯片主要用来缓存(buffer)时钟/控制/命令/地址等信号。缓存的主要目的是解决信号质量以及负载过重的问题。
   RCD(时钟缓存寄存器芯片)：
   
   除此之外，通常的RDIMM会支持ECC功能和命令/地址奇偶校验功能(CA Parity)。
   什么是LRDIMM？
   为了是一根物理DIMM支持更多的Rank，我们将数据信号也通过数据缓存(Data Buffer)芯片，而不直接连接DRAM Devices，从而改善数据信号的质量。如图所示：
   
   参考资料
   DDR4 内存颗粒主规范：JESD79-4 DDR4 SDRAM Specification
   DDR4 RCD规范：DDR4RCD02 Specification
   DDR4 DB规范：DDR4DB02 Specification
   DDR4 SPD内容存储规范：DDR4/DDR4E SPD Contents Master Specification
   SPD 操作规范：EE1004 and TSE2004 Device Specification
   JEDEC 网站：https://www.jedec.org/